Проектирование комбинационного устройства

Введение
Целью работы является проектирование комбинационного устройства, формирующего заданную функцию от четырех переменных в смешанном базисе и реализация его на типовых логических элементах. При проектировании таких устройств на первом этапе составляется алгебраическое представление логической функции по заданной таблице истинности. Далее проводится ее минимизация с помощью карты Карно, учитывая, что функция может быть неполностью определенной, то есть заданной не на всех наборах переменных. В соответствии с полученной минимизированной функцией составляется принципиальная схема комбинационного устройства, определяется среднее время задержки сигнала на выходе устройства, и составляется таблица истинности состояний всех логических элементов комбинационного устройства с целью проверки ее соответствия заданию. Окончательно, комбинационное устройство проектируется в базисах И-НЕ и ИЛИ-НЕ, для чего минимизированная функция преобразуется в необходимый базис с помощью тождеств алгебры логики. Сравнение числа используемых элементов и времени задержки сигнала на выходе устройства позволит сделать вывод о преимуществе той или иной схемы комбинационного устройства.

Задание:
В ходе выполнения работы требуется:
1) выполнить проектирование комбинационного устройства, формирующего заданную функцию от четырех переменных x0, x1, x2, x3 в смешанном базисе. Логическая функция задана таблицей истинности согласно варианта (см. ниже). Функция может быть неполностью определенной, то есть заданной не на всех наборах переменных.
1.1) представить логическую функцию в алгебраической форме;
1.2) провести минимизацию логической функции (применением законов эквивалентных преобразований, либо с помощью карты Карно, учитывая, что на наборах переменных, где функция не определена, ей можно присваивать любые значения – логического нуля, либо единицы);
2. реализовать полученное комбинационное устройство на типовых логических элементах.
2.1) разработать принципиальную схему устройства на логических элементах для реализации минимизированной функции;
2.2) определить максимальное время задержки формирования выходного сигнала, полагая, что задержки всех элементов одинаковы и равны τ;
2.3) представить таблицу состояний логических элементов, входящих в состав разработанной схемы для всех наборов входных сигналов, включая запрещенные комбинации.
Исходные данные:

Основная часть
Согласно варианта, таблица истинности логической функции имеет вид, представленный в Таблице 1.
Таблица 1. Таблица истинности логической функции (вариант 12)
x3 x2 x1 x0 y
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
Данная функция относится к классу недоопределенных, так как она не задана на наборах переменных: х3 = 0, х2 =1, х1 =1, х0 1 и х3 = 1, х2 =1, х1 =1, х0 1, которые являются запрещенными.
1) Составим по таблице истинности (Таблица 1) неминимизированную логическую функцию в алгебраической форме:
y= x3 x2 x1 x0+x3 x2x1x0+x3 x2x1 x0+x3x2 x1 x0+x3 x2x1 x0.
Проведем минимизацию логической функции y с помощью карты Карно (Рис.1.1), учитывая, что логическая функция на наборах переменных, где она не определена, может иметь любые значения – логического нуля, либо единицы, на наш выбор.
Выделим на карте Карно (Рис.1) прямоугольные ячейки, содержащие 2n или 1 элемент логической функции (ячейки можно объединять также по границам карты Карно), на которых ее значение равно единице. Для более полной минимизации логической функции следует выбирать значения логической функции на наборах переменных, где оно неопределенно, таким образом, чтобы объединенные ячейки имели максимальный возможный размер. В нашем случае, это будут значения логической функции, равное единице, на каждом из двух значений наборов переменных х3 = 0, х2 =1, х1 =1, х0 1 и х3 = 1, х2 =1, х1 =1, х0 1, где значение логической функции было неопределенно.

Рис.1 Карта Карно логической функции
Запишем минимизированную логическую функцию, составленную по соответствующей карте Карно (Рис. 1):
y= x3 x2 x0+x2x1+x3x2 x1 x0.
2) Принципиальная схема устройства для реализации функции на элементах смешанной логики имеет следующий вид (Рис.2):

Рис.2 Принципиальная схема устройства для реализации функции на элементах смешанной логики
Для аппаратной реализации устройства, формирующего требуемую функцию, необходимо использовать 8 логических элементов: 4 элемента НЕ, один элемент 2И, один элемент 3И, один элемент 4И и один элемент 3ИЛИ. Максимальное время задержки формирования выходного сигнала у данного устройства составляет 3 τ.
Составим таблицу состояний логических элементов на полном наборе входных переменных, включая запрещенные состояния (Таблица 2).


Таблица 2. Таблица состояний логических элементов на наборах входных переменных схемы в смешанном базисе
x3 x2 x1 x0 ЛЭ1 ЛЭ2 ЛЭ3 ЛЭ4 ЛЭ5 ЛЭ6 ЛЭ7 ЛЭ8
0 0 0 0 1 1 1 1 0 1 0 1
0 0 0 1 0 1 1 1 0 0 0 0
0 0 1 0 1 0 1 1 0 1 0 1
0 0 1 1 0 0 0 1 0 0 0 0
0 1 0 0 1 1 0 1 0 0 0 0
0 1 0 1 0 0 0 1 0 0 0 0
0 1 1 0 0 0 0 1 1 0 0 1
1 0 0 0 1 1 1 0 0 0 0 0
1 0 0 1 0 1 1 0 0 0 1 1
1 0 1 0 1 0 1 0 0 0 0 0
1 0 1 1 0 0 0 0 0 0 0 0
1 1 0 0 1 1 0 0 0 0 0 0
1 1 0 1 0 1 0 0 0 0 0 0
1 1 1 0 1 0 0 0 1 0 0 1
0 1 1 1 0 0 0 1 1 0 0 1
1 1 1 1 0 0 0 0 1 0 0 1
Значения функции y в Таблице 2 совпадают на всех разрешенных наборах входных параметрах с соответствующими значениями функции y в Таблице 1.
3) С помощью тождеств алгебры логики преобразуем минимизированную логическую функцию y= x3 x2 x0+x2x1+x3x2 x1 x0 к базису ИЛИ-НЕ:
y= x3 x2 x0+x2x1+x3x2 x1 x0= x2x1+ x2x3 x0+ x3 x1 x0==x2x1+ x2x3+x0 + x3+x1 x0== x2+x1+ x2+x3+x0 + x3+x1+x0== x2+x1+ x2+x3+x0 + x3+x1+x0. Принципиальная схема устройства для реализации функции на элементах 2ИЛИ-НЕ имеет следующий вид (Рис.3):

Рис.3 Принципиальная схема устройства для реализации функции на элементах 2ИЛИ-НЕ
Для аппаратной реализации устройства, формирующего требуемую функцию, необходимо использовать 13 логических элементов 2ИЛИ-НЕ. Максимальное время задержки формирования выходного сигнала у данного устройства составляет 8 τ.
4) Преобразуем минимизированную логическую функцию
y= x3 x2 x0+x2x1+x3x2 x1 x0 к базису И-НЕ:
y= x3 x2 x0+x2x1+x3x2 x1 x0=x2x1+ x2x3 x0+ x3 x1 x0==x2x1+ x2x3 x0+ x3 x1 x0+x3 x1 x1==x2x1+ x2x3 x0+ x3x1 (x0+x1)==x2x1+ x2x3 x0+ x3x1 ∙x0 x1==x2x1+x2∙x3 x0∙x3x1 ∙x0 x1== x2x1∙x2∙x3 x0∙x3x1∙x0 x1. Принципиальная схема устройства для реализации функции на элементах 2И-НЕ имеет следующий вид (Рис.4):

Рис.4 Принципиальная схема устройства для реализации функции на элементах 2И-НЕ

Для аппаратной реализации устройства, формирующего требуемую функцию, необходимо использовать 13 логических элементов 2И-НЕ. Максимальное время задержки формирования выходного сигнала у данного устройства составляет 7 τ.
Заключение
В данной работе проведено проектирование комбинационного устройства, формирующего заданную функцию от четырех переменных x0, x1, x2, x3 в смешанном базисе, а также в базисах ИЛИ-НЕ и И-НЕ. Исходя из заданной таблицы истинности неполностью определенной логической функции, была составлена её алгебраическая форма и проведена минимизация логической функции с помощью карты Карно. Полученная функция была реализована на типовых логических элементах в комбинационных устройствах в смешанном базисе, а также в базисах ИЛИ-НЕ и И-НЕ. Сравнение комбинационных устройств показало, что преимущество по параметру времени задержки имеется для схемы, реализованной в смешанном базисе. Представленная проверка по таблице состояний логических элементов, входящих в состав разработанной схемы для всех наборов входных сигналов, включая запрещенные комбинации, показала её полное соответствие заданной таблице истинности логической функции.

Библиографический список
1. Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов. - М.: Горячая линия – Телеком, 2000. – 768 с.: ил.
2. Угрюмов Е.П. Цифровая схемотехника. – СПб.: БХВ – Санкт – Петербург, 2002.- 528 с.: ил.
3. Лехин С.Н. Схемотехника ЭВМ. Теоретический курс (часть 1). Учебное пособие.- СПб/Псков, Изд. СПбГПУ, 2003 – 132 с.: ил.
4. Лехин С.Н. Схемотехника ЭВМ. Теоретический курс (часть 2). Учебное пособие.- СПб/Псков, Изд. СПбГПУ, 2004 – 156 с.: ил.
5. Лехин С.Н. Схемотехника ЭВМ: Учебное пособие. Часть 3.ППИ, 2005 – 172 с.:ил.
6. Лехин С.Н. Схемотехника ЭВМ: Учебное пособие. Часть 4. ППИ, 2006 – 139 с.: ил