Мікросхеми з можливістю перепрограмування їх функцій

Сучасному розвитку техніки зв’язку притаманні дві особливості: цифрова форма подання усіх сигналів, що повинні передаватись чи оброблятись; інтеграція техніки та служб зв’язку, що може бути повністю реалізовано тільки шляхом переводу зв’язку на цифрову та мікропроцесорну техніку.

Мікропроцесори і мікроЕОМ стали новим масовим класом приладів цифрової техніки внаслідок малої матеріалоємності, низького енергоспоживання, високої надійності і малої вартості.

Їх високі техніко-економічні параметри надають вплив, що революціонізує, на ціле покоління пристроїв, обладнання, агрегатів із вбудованими мікропроцесорними засобами, в тому числі і засобів зв’язку.

Важливим критерієм при побудові системи на базі МП є забезпечення взаємозв’язку окремих пристроїв, в тому числі і периферійних.

Усі пристрої, що виконують функції вводу/виводу, а також підготовки даних, відносяться до периферійних пристроїв.

Цілим класом таких пристроїв є мікросхеми з можливістю перепрограмування їх функцій – так звані програмовані інтерфейсні ВІС.

На базі мікропроцесорів, програмованих інтерфейсних ВІС і мікроЕОМ виконані пристрої, що використовуються у сучасних модемах та адаптерах мереж зв’язку, системах рухомого та супутникового зв’язку, в керуючих пристроях вузлів комутації каналів та пакетів.

МП та спеціалізовані ВІС широко використовуються також в технічних пристроях, що забезпечують підвищення надійності зв’язку (системах технічної діагностики, технічного обслуговування тощо), в системах керування комплексами та мережами зв’язку, а також, безумовно, у складі ПЕОМ, без яких вже неможливо уявити собі адміністрування сучасними системами і вузлами зв’язку.

Мікропроцесорний комплект К1810, з центральним процесором МП К1810ВМ86, є типовим представником ВІС високого ступеня інтеграції.

Продуктивність пристроїв, побудованих на основі цього комплекту приблизно на порядок вище продуктивності 8-розрядного МП комплекту КР580.

МП К1810ВМ86 уявляє собою однокристальний мікропроцесор з такими технічними характеристиками:

1) технологія - n-МОП;

2) число транзисторів в кристалі - 29 тис;

3) тип корпусу - пластиковий, 40 виводів;

4) тактова частота - 5 МГц, живлення +5В;

5) розрядність слова даних – 16;

6) ємність адресного простору - 1 МГбайт, адресний простір вводу-виводу - 64 К портів;

7) число різноманітних мнемонік команд - 91, загальне число команд -3800, число типів адресації - 8.

Для скорочення необхідної кількості виводів ВІС молодші 16 адресних ліній мультиплексовані у часі з лініями даних і складають одну шину.

Його структурна схема складається з відносно автономного пристрою спряження із шиною (ПСШ), який організує упереджуючу вибірку команд, і операційного пристрою, який витягує команди з черги і виконує відповідні операції.

ПСШ і операційний пристрій можуть працювати паралельно, що забезпечує збіг у часі процесів вибірки і виконання команди. Тому в цикл команди ВМ86 не включають такти вибірки команди.

Операційний блок складається з АЛП, блоку регістрів загального призначення, регістра ознак і схеми керування і синхронізації.

АЛП містить суматор для виконання операцій складання і віднімання, схеми зсуву, а також множник, у склад якого входять програмно-недоступні регістри часового зберігання проміжних результатів.

Блок регістрів загального призначення складається з вiсьми 16-розрядних регістрів. Регістри AX, BX, CX і DX, які припущують роздільне звертання до старших і молодших байтів (напр. AH і AL) використовуються частіше для зберігання даних, а регістри SI, DI, BP і SP - для зберігання адрес в командах з непрямою адресацією.

Регістр ознак (прапорців) - 16 розрядний регістр, молодший байт якого повністю співпадає з регістром ознак МП КР580.

Старший байт містить 4 додаткових прапорцi:

прапорець OF - ознака переповнення при роботі з знаковими числами.

прапорець TF - ознака режиму відладки, при TF=0 МП переходить в покроковий режим.

прапорець DF - виявляє напрямок зміни адрес при обробці ланцюжків: від молодшого байта до старшого або навпаки.

прапорець IF - аналогічний тригеру переривання МП ВМ80.

Схема керування і синхронізації містить дешифратор команд і керує роботою МП і виробляє сигнали керування для зовнішніх пристроїв (ОЗП, ПЗП, портів вводу-виводу).

Пристрій спряження з шиною, який інакше має назву шинний інтерфейс, містить блок сегментних регістрів, указник команд, суматор адрес, черга команд і буфери, що забезпечують зв’язок з шиною.

Шинний інтерфейс виконує операції обміну між МП і пам’яттю або портами вводу-виводу за запитаннями операційного пристрою.

Коли операційний пристрій зайнято виконанням команди, шинний інтерфейс самостійно ініціалізує вибірку кодів чергових команд з пам’яті.

Черга команд уявляє собою набір 8-розрядних регістрів і виконує роль регістра команд, в якому зберігаються коди, вибрані з програмної пам’яті.

Тривалість черги складається з 6 байт, що відповідає максимально тривалому формату команд.

Шинний інтерфейс ініціалізує вибірку наступного командного слова автоматично, як тільки в черзі звільняться два байти.

Як правило, в черзі знаходиться мінімум один байт потоку команд, так що операційний пристрій не очікує вибірки команди.

Зрозуміло, що випереджаюча вибірка команд дозволяє економити час тільки при звичайному порядку виконання команд.

В тих випадках, коли до моменту зчитування з’ясовується, що черга вільна, операційний пристрій очікує вибірку чергового командного слова, яку ініціалізує шинний інтерфейс.

Якщо команда потребує звертання до пам’яті або порту вводу-виводу, операційний пристрій запитує шинний інтерфейс на виконання необхідного циклу шини для передачі даних.

Сегментні регістри - CS, DS, ES і SS містять адреси сегментів коду, даних, додаткових даних і стека, відповідно.

Звичайно використовуються в таких парах: CS:IP, DS:SI, ES:DI,SS:SP.

Сегментація пам’яті і механізм формування фізичної адреси.

Фізична адреса МП ВМ86 містить 20 біт, таким чином його адресний простір містить 1МГб (). У цей же час сам процесор оперує логічними адресами, що містять 16 розрядів сегмента і 16 розрядів зміщення у сегменті. Тому необхідно перетворювати логічну 32-розрядну адресу у фізичну 20-розрядну.

Для цієї мети в суматорі адреси вміст сегментного регістра зсувається на 4 розряди і складається iз зміщенням у сегменті.

Можливі переноси в старші розряди (більші 20-го) при цьому втрачаються.

Таким чином, завдяки наявності сегментних регістрів весь простір пам’яті уявляється як набір сегментів. Сегментні регістри ініціалізуються на початку кожної програми шляхом завантаження в них відповідних констант.

Початкові адреси сегментів завжди кратні 16.

Інших обмежень на розміщення сегментів немає, тому вони мають можливість частково або повністю перекриватися. Якщо записати в усі сегментні регістри однакові константи, то отримаємо модель пам’яті, характерну для 8-розрядних МП (або SMALL для мови високого рівня - Паскаля чи Сі).

Дуплексна шина адреси-даних - за двоспрямованою шиною адреси-даних в режимі часового роозподілу можуть передаватися й адреси, й дані.

Така структура шини потребує, принаймнi, однієї додаткової зовнішньої мікросхеми, в якій можна було б фіксувати значення адреси і зберігати її, коли по шині почнеться передача даних.

У мінімальному режимі структурну схему МП пристрою можна зобразити так, як це наведено на рис. 1.

Рисунок 1 - Структурна схема МП пристрою на МП 8086 у мінімальному режимі

До сигналів керування шиною відносяться сигнали:

MX/MN - вибір максимального (в багатопроцесорній системі) або мінімального режиму роботи МП;

M/IO - вибір пам’яті (=1) або зовнішніх пристроїв (=0), наприклад, при звертанні до ПЗП M/IO=1, цей сигнал тримається протягом всього машинного циклу;

ALE - строб адреси, на початку Т1 при ALE=1 на шині адреси-даних знаходиться адреса, цей сигнал скидається 0 на початку другого машинного такту;

BHE - розташування передачі старшого байта по ШД;

DEN - строб даних, він встановлюється як сигнал супроводження даних у такті Т3;

RD,WR - сигнали читання і запису, встановлюються тільки у відповідних циклах (читання або запису);

DT/R - прийом-передача даних.

До сигналів керування процесором відносяться сигнали:

CLK - сигнал тактової синхронізації, від зовнішнього генератора тактових імпульсів;

RESET - скид;

RDY - вхідний сигнал готовності пристрою;

HOLD, HLDA - запит і дозвіл захоплення шини;

INTR, INTA - запит і дозвіл переривання, що маскується;

NMI - запит переривання, що немаскується.

Виконання команд можна представити послідовністю циклів шини, на протязі яких МП звертається до пам’яті за командами або обмінюється даними з пам’яттю або зовнішніми пристроями.

В ВМ86 немає такої різноманітності машинних циклів, як у ВМ80. Кожний машинний цикл ініціюється УСШ і містить 4 обов’язкових такти Т1-Т4.

Коротше кажучи, в такті Т1 на ША/Д видається адреса, в такті Т2 виробляється комутація напрямку передачі, в Т3 - Т4 - передача даних.

Наведемо приклад роботи МП у мінімальному режимі.

При виконанні циклу читання в такті Т1 МП виставляє адресу ЗУ або ВУ, а також видає, якщо потрібно, сигнал супроводження старшого байта BHE.

В такті Т2 відбувається перемикання шин. На лініях ШA/С з’являються сигнали стану процесора, які залежать від виду дії, що виконується. В такті Т3 МП встановлює сигнал RD=0 і перевіряє сигнал готовності (RDY).

Якщо повільно-діючий ВП не може передавати інформацію з максимальною швидкістю, то між тактами Т3 і Т4 вводиться необхідне число тактів очікування Tw, поки дані не будуть передані. В такті Т4 процесор зчитує дані, що передаються.

При виконанні циклу запису такт Т1 співпадає з описаним вище. Такт Т2 відрізняється тим, що МП відразу виставляє на ША/Д дані. В такті T3 також перевіряється сигнал RDY і Т4 не починається до появи сигналу RDY=1, а вводяться додаткові Tw. Дані залишаються на ША/Д до кінця такту Т4 і супроводжуються сигналом запису WR.

Система команд ВМ86 містить 91 мнемокод і дозволяє виконувати операції над байтами, двобайтовими словами, окремими бітами, а також ланцюгами байтів і слів.

Є широкий набір арифметичних команд, що мiстить множення і ділення, який орієнтований на обробку як беззнакових, так і знакових чисел.

Кількість варіантів команд, тобто кількість різних машинних кодів перебільшує 3800 завдяки використанню 8 засобів адресації в різних їх модифікаціях.

В МП ВМ86 використовується 8 видів адресації - неповна безпосередня, пряма, стекова, індексна, базова, базово-індексна (останні три є варіантами непрямої адресації і можуть бути як із зміщенням, так і без нього) і відносна.

За функціональною ознакою система команд ВМ86 ділиться на шість груп: команди пересилки даних, команди арифметичних операцій, команди логічних операцій і зсуву, команди передачі керування, команди роботи з ланцюжками і команди керування мікропроцесором.

Оскільки студенти вже вивчали цей МП у попередніх дисциплінах, у нашому курсі докладно на цьому процесорі не зупиняємось.

Наведемо тільки групу команд роботи з ланцюжками.

Це команди MOVSW/B, STOSW/B, LODSW/B, CMPSW/B i SCASW/B. Вони дозволяють виконувати пересилання та порiвняння масивiв даних.

До складу МПК К1810 входять:

К1810ВТ03 – контролер динамічної пам’яті;

К1810ВТ37 – контролер прямого доступу у пам’ять;

К1810ВИ54 – програмований інтервальний таймер;

К1810ГФ84 – генератор тактових імпульсів;

К1810ВМ86 – центральний процесор;

К1810ВМ87 – арифметичний сопроцесор;

К1810ВГ88 – контролер системної шини;

К1810ВМ89 – спецпроцесор вводу-виводу;

К1810ВБ89 – арбітр шини.

Контролер динамічної пам’яті К1810ВТ03 використовується як пристрiй керування ОЗП систем на базі МПК серій КР580, К1810, К1821.

Він виробляє всі необхідні сигнали для керування читанням, записом, регенерацією, для ОЗП на елементах пам’яті К565 серії, емністю 4К, 16К, 64К і більше.

Контролер ПДП К1810ВТ37 використовується у складі МПС на базі МПК серій КР580, К1810, К1821 для реалізації швидкісного обміну даними між зовнішніми пристроями та системною пам’яттю (аналог КК580ВТ57).

Таймер К1810ВИ54, конструктивно сумісний з ПІТ типу КР580ВИ53, має теж саме керуюче слово та відрізняється від нього підвищеною швидкодією.

Мікросхема К1810ГФ84 уявляє собою біполярний генератор тактових імпульсів з частотою до 30 МГц.

До складу мікросхеми входять: задаючий генератор; подільники частоти на три і на два; схема формування сигналу готовності READY; пороговий елемент і логічні елементи.

Ця мікросхема може використовуватися для синхронізації роботи мікропроцесорних систем на базі як МП К1810ВМ86 (8086), так і МП 80286.

Арифметичний сопроцесор містить в собі чотири 16- бітових, і вісім 80-бітових регістрів. Розрядності шини даних адреси та керування такі ж самі, як в ЦП ВМ86.

Система команд ВМ87 мiстить 68 мнемокодів і дозволяє виконувати операції над цілими двоїчними, двоїчно-десятичними раціональними числами. Крім стандартних аріфметичних команд, має команди обчислення квадратного кореня, логарифма та тригонометрічних функцій.

Контролер системної шини К1810ВГ88 призначений для роботи у складі МП системи на базі МПК К1810.

В залежності від стану він керує обміном даними між локальною шиною (ЛШ) процесора та системною шиною пристрою, а також між ЛШ та шиною вводу-виводу.

Контролер синхронізується ГТС та керує роботою формувачiв шин, регістрами, фіксаторами адреси, пристроями вводу-виводу. Основою для формування командних сигналів контролера є код стану МП, що надходить на входи S0, S1, S2.

Cпецпроцесор вводу-ввиводу К1810ВМ89 (СПВВ) виконує функції ініціалізації та керування контролерами зовнішніх пристроїв, забезпечення гнучких пересилок з ПДП.

Має два ідентичних канали вводу-виводу, які забезпечують швидкість передачі до 1,25 Мбайт/с. СПВВ дозволяє спрягати 16- та 8-бітові шини та периферійні пристрої. Має свою особисту систему команд.

Арбітр шини К1810ВБ89 використовується у МП системах як пристрiй, що виконує синхронізацію доступу багатьох МП до системної шини.

ВБ89 забезпечує реалізацію трьох методів: паралельного, послідовного та циклічного розв’язань пріоритетів.