Вычислительное устройство

Исходные данные: 32 разрядные числа в дополнительном коде
Перечень вопросов, подлежащих разработке, и обязательного графического материала
1. Интерфейс разрабатываемого устройства. 2. Математические обоснования используемых алгоритмов. 3. Тестовые примеры. 4. Микропрограммы в содержательном виде. 5. Таблицы заполнения управляющей памяти. 6. Функциональные схемы операционного и управляющего автоматов. Функциональные схемы разрабатываются с использованием многоразрядных канонических мультиплексоров, дешифраторов, сумматоров, регистров, счетчиков, ПЗУ с четким указанием информационных, управляющих и синхронизирующих входов.
Срок представления к защите курсовой работы: до « 20 » мая 2021 г.
Задание на курсовую работу выдал ________________ ( Казанцева Л.В. )
Подпись ФИО руководителя
« 19 » февраля 2021 г.
Задание на курсовую работу получил _______________ ( Еранин О.Р. )
Подпись ФИО исполнителя
« 19 » февраля 2021 г.
Оглавление
TOC \o "1-3" \h \z \u Введение PAGEREF _Toc73397351 \h 4Перечень использованных сокращений и обозначений PAGEREF _Toc73397352 \h 5Постановка задачи PAGEREF _Toc73397353 \h 6Формат слова PAGEREF _Toc73397354 \h 8Формат числа с плавающей запятой. PAGEREF _Toc73397355 \h 8Формат целого числа. PAGEREF _Toc73397356 \h 8Интерфейс проектируемого устройства PAGEREF _Toc73397357 \h 9Цель работы PAGEREF _Toc73397358 \h 9Математическое обоснование используемых алгоритмов. PAGEREF _Toc73397359 \h 10Вычитание двух целых чисел в дополнительном коде. PAGEREF _Toc73397360 \h 10Нахождение минимального в группе чисел, представленных в формате с плавающей запятой. PAGEREF _Toc73397361 \h 11Алгоритм в содержательной форме PAGEREF _Toc73397362 \h 12Закодированная форма алгоритма PAGEREF _Toc73397363 \h 14Функциональная схема операционного автомата PAGEREF _Toc73397364 \h 16Таблицы состояний функциональных элементов ОА PAGEREF _Toc73397365 \h 17Управляющий автомат с сокращенным тактом. PAGEREF _Toc73397366 \h 20Функциональная схема УА PAGEREF _Toc73397367 \h 20Тестовые примеры PAGEREF _Toc73397368 \h 21ЗАКЛЮЧЕНИЕ PAGEREF _Toc73397369 \h 21Список использованных источников PAGEREF _Toc73397370 \h 23

ВведениеПри проектировании вычислительного устройства, выполняющего сложную обработку цифровой информации, одним из вариантов декомпозиции является представление синхронного вычислителя в виде композиции двух автоматов операционного и управляющего – рисунке 1.
0125095Операционный
автомат
Управляющий
автомат
ВХОДНАЯ
ИНФОРМАЦИЯ
СИНХРОНИЗАЦИЯ
ФУНКЦИЯ
СИГНАЛЫ
ПРИЗНАКОВ
МИКРО-
КОМАНДА
ВЫХОДНАЯ
ИНФОРМАЦИЯ
00Операционный
автомат
Управляющий
автомат
ВХОДНАЯ
ИНФОРМАЦИЯ
СИНХРОНИЗАЦИЯ
ФУНКЦИЯ
СИГНАЛЫ
ПРИЗНАКОВ
МИКРО-
КОМАНДА
ВЫХОДНАЯ
ИНФОРМАЦИЯ

Рисунок 1 - Структура вычислительного устройства
Операционный автомат (ОА) это, в свою очередь, некоторая композиция из автоматов, но если все регистры этих автоматов синхронизируются одинаково, то ОА можно представлять себе, как один автомат Мили. Для исключения гонок по замкнутым цепям управляющий автомат (УА) должен быть автоматом Мура.
Совместная работа этих двух автоматов может быть описана следующим образом. На границе такта (фронт, синхронизирующий регистры автоматов) изменяется содержимое регистров как ОА так и УА и соответственно выходные значения автоматов. Это приводит к тому, что УА формирует новые значения сигналов для ОА (сигналы эти на рис.1 обозначены как микрокоманда). В том же такте ОА сформирует новые значения сигналов для УА (сигналы эти на рис.1 обозначены как признаки).
Приведем также терминологию, сложившуюся в инженерной практике проектирования вычислительных устройств такого типа.
Микропрограмма – любая формализованная форма описания совместной работы операционного и управляющего автоматов – будем использовать блок–схемы и блок–тексты.
Микрооперация – базисное (элементарное) действие, выполняемое в ОА.
Микроблок – набор микроопераций, выполняемых в ОА одновременно (в одном такте).
Признак (условие) - логическое значение, используемое при переходе к одному из возможных шагов алгоритма; - результат выполнения микрооперации.
Микрокоманда – набор сигналов, поступающий из УА в ОА и интерпретируемый как управляющий, т.е. необходимый для выполнения всех микроопераций одного микроблока.
Микрокомандой также иногда называют слово управляющей памяти, являющейся частью УА. Для различения этих понятий слово управляющей памяти будем называть микроинструкцией.
Перечень использованных сокращений и обозначенийНиже приводятся списки малораспространенных сокращений и обозначения стандартных функциональных блоков, используемых при проектировании заданного вычислительного устройства.
Сокращения:
АОаварийная остановка;
КОкод операции;
ОАоперационный автомат;
УАуправляющий автомат;
ШиВхшина информационная входная;
ШиВыхшина информационная выходная;
Обозначения в тексте и на схемах
COM компаратор;
CTсчетчик;
Rg (1,2,3,4 | A, B)регистры 1, 2, 3 и 4 соответственно и буквы A и B;
ROMпостоянное запоминающее устройство (ПЗУ);
RiВход «данные на входе»
Ro Выход «данные на выходе»
Т1, Т2триггеры;
Постановка задачиРазработать вычислительное устройство, состоящее из двух взаимосвязанных частей: операционного и управляющего автоматов, и выполняющее следующие действия:
Нахождение Минимального в группе целых чисел в дополнительном коде.
Нахождение минимального в группе чисел, представленных в формате с плавающей запятой.
Схема с адресным ПЗУ последовательный вариант взаимодействия.
Числа произвольных знаков, разрядность данных – 32.
Перечень вопросов, подлежащих разработке, и обязательного графического материала:
1. Интерфейс разрабатываемого устройства.
2. Математические обоснования используемых алгоритмов.
3. Микропрограммы в содержательном виде.
4. Таблицы заполнения управляющей памяти.
5. Функциональные схемы операционного и управляющего автоматов.
6. Тестовые примеры.
7. Реализация вычислительного устройства в программном обеспечении фирмы «Altera».
Функциональные схемы разрабатываются с использованием многоразрядных канонических мультиплексоров, дешифраторов, сумматоров, регистров, счетчиков, ПЗУ с четким указанием информационных, управляющих и синхронизирующих входов.
Формат словаВ проектируемом устройстве все данные, приходящие по входной информационной шине, представляются в формате 32 разрядного двоичного числа.
Формат числа с плавающей запятой.31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
, Разряды нумеруются, начиная с нуля, 0 – младший разряд.
[31 – 24] – Порядок в дополнительном коде, 31 – знак порядка.
[23 – 0] – Мантисса в дополнительном коде, 23 – знак мантиссы.
Формат целого числа.31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Разряды нумеруются, начиная с нуля, 0 – младший разряд.
[31 – 0] – Число в дополнительном коде, 31– знак числа (1 – «–», 0 – «+»).
Интерфейс проектируемого устройстваИнтерфейс и общий вид вычислительного устройства представлен на рисунке 2:

Рисунок 2 - Интерфейс и общий вид вычислительного устройства
Где:
I [31..0] - входная информационная шина, по которой в устройство поступают числа;
D[31..0] - выходная информационная шина, на которую по окончании вычисления выдается результат;
R - Аппаратный сброс;
ri - входной сигнал готовности: если ri = 1, то с входа I устройство готово принять операнд;
ro - выходной сигнал готовности: если ro = 1, то устройство готово выдать результат с выхода D;
C - единый для операционного и управляющего автомата синхроимпульс;
E - выходной сигнал аварийной остановки (АО) (если E = 1, то ошибка).Цель работыЦелью курсовой работы является получение в процессе проектирования навыков в выборе алгоритма работы и в решении задач, возникающих перед разработчиком аппаратных средств вычислительной техники.
Математическое обоснование используемых алгоритмов.Минимальное в группе целых чисел в дополнительном коде.
Числа поступают последовательно одно за другим. Первое полученное с входной шины число определяет код операции, количество подаваемых чисел, разрядность мантиссы и порядка. Само это число не включается в количество подаваемых чисел.
Если число, определяющее количество чисел, равно 0, то согласно алгоритму, происходит возврат числа и ожидание нового числа. После выполнения условий, когда Ri будет равен 1, то происходит следующие действие и продолжение алгоритма.
Микропроцессор использует числа в форме дополнительного кода потому, что он в состоянии выполнять операции сложения, инверсии и инкрементирование. Микропроцессор не приспособлен для прямого вычитания. Он использует сумматоры и для выполнения вычитания оперирует над дополнительным кодом. В общем случае при вычитании чисел со знаком результат есть также число со знаком. Если при этом бит старшего разряда равен единице, то результат – отрицательное число в дополнительном коде.
Если требуется определить абсолютное значение результата, то его необходимо представить в обратном коде, а затем прибавить единицу.
Используя дополнительный код и сумматор микропроцессор выполняет вычитание, которое происходит следующим образом. Определяется дополнительный код вычитаемого и производится сложение этого кода с уменьшаемым. Если разность – число положительное (бит старшего разряда равен 0), то бит переноса необходимо отбросить; полученная последовательность битов и есть двоичный код результата. Если разность – число отрицательное (бит старшего разряда равен 1), то она представлена в дополнительном коде. Алгоритм представлен на рисунке 3.
Нахождение минимального в группе чисел, представленных в формате с плавающей запятой.Числа поступают последовательно одно за другим. Первое полученное с входной шины число определяет код операции, количество подаваемых чисел, разрядность мантиссы и порядка. Само это число не включается в количество подаваемых чисел.
Если число, определяющее количество чисел, равно 0, то согласно алгоритму, происходит возврат числа и ожидание нового числа, при этом выдается код ошибки. Производится проверка знаков, тем самым отбирается часть чисел, а большее отбрасывается. После подбора знаков и нахождения наименьшего числа, сравниваются мантиссы. Если мантиссы похожи и знаки одинаковы, то сравниваются числа после запятой.
Если не выдается сигнал ошибки, записывается число, поступившее с входной шины, таким образом, в RG2[31..24] записывается порядок со знаком, в RG1[23..0] – мантисса со знаком. Если знаковый разряд порядка равен единице, то результатом является нуль т.к. при смещении запятой влево целой частью числа будет нуль. Если знаковый разряд порядка равен нулю, то из количества разрядов, выделенных под мантиссу, вычитается порядок. В итоге, получается число разрядов, на которое нужно сдвинуть мантиссу. Если разность положительная мантисса сдвигается вправо, если отрицательная, то влево. Алгоритм представлен на рисунке 4.
Алгоритм в содержательной форме
Рисунок 3 – Алгоритм вычитания двух целых чисел в дополнительном коде.

Рисунок 4 – Алгоритм нахождения минимального в группе чисел, представленных в формате с плавающей запятой
Закодированная форма алгоритма
Рисунок 5 – Закодированная форма вычитания двух целых чисел в дополнительном коде.

Рисунок 6 – Закодированная форма нахождения минимального в группе чисел, представленных в формате с плавающей запятой
Функциональная схема операционного автоматаФункциональная схема двух операционных автоматов построенных на основе описания алгоритма в содержательной форме и реализующие все вычислительные операции, используемые в них (рисунок 7, рисунок 8).

Рисунок 7 – Операционный автомат с вычитанием двух целых чисел в дополнительном коде.

Рисунок 8 – Операционный автомат нахождения минимального в группе чисел, представленных в формате с плавающей запятой
Таблицы состояний функциональных элементов ОАРегистры RgA, RgB используются в четырех режимах работы (рисунок 9).

Рисунок 9 – Схемы регистров RgA, RgB.
34-разрядный компаратор сравнивает два числа, поступающих ему на вход (рисунок 10). В зависимости от результата на выходе формируется один из трех сигналов: больше, меньше или равно.

Соотношение операндов Выход
A > B >
A < B<
A = B =
Рисунок 10 - 34-разрядный компаратор.
Сумматор – вычитатель (рисунок 11) выполняет операцию вычитания двух многоразрядных двоичных чисел как сложение двух чисел, одно из которых является отрицательным. При С=0 устройство работает как сумматор. При С=1 как вычитатель.

Рисунок 11 – Сумматор – вычитатель.
Восьмиразрядный счетчик (рисунок 12) производит обратный отсчет числа, пришедшего ему на вход во время начальной загрузки. По достижению нуля, счетчик выдает сигнал на соответствующий выход.


Рисунок 12 - Восьмиразрядный счетчик.

Схема с адресным ПЗУ последовательный вариант взаимодействия.
Функциональная схема УАФункциональная схема управляющего автомата построена на основе описания алгоритма в закодированной форме и реализует собой управляющий автомат с сокращенным тактом (рисунок 13).


Рисунок 13 – УА с сокращенным тактом.
Использование этой схемы позволяет при сохранении преимуществ последовательного варианта взаимодействия сократить наиболее длинные цепи, общие для ОА и УА, до длины цепей конвейерного варианта.
Части схемы критичные по длительности такта (ПЗУ и комбинационная часть операционного автомата) разнесены в разные контуры. Мультиплексор MX'2, функционально необходимый, реально может отсутствовать, т.к. мультиплексирование может быть реализовано использованием высокоимпедансного состояния выхода ПЗУ. Эта функция реализуется в ПЗУ обычно в 3 – 4 раза быстрее, чем выбор содержимого ячейки по адресу.
В рассматриваемой схеме входной сигнал управляет выбором одного из двух блоков ПЗУ (можно интерпретировать этот сигнал как старший разряд адреса).
Тестовые примерыПример 1 (рисунок 14):
Вычитание двух целых чисел в дополнительном коде.
10 - 8 = 2

Рисунок 14 – Пример 1.
Пример 2 (рисунок 15):
Нахождение минимального в группе чисел, представленных в формате с плавающей запятой.19398656 и 70899136 = 10010100000000000000

Рисунок 15 – Пример 2.

ЗАКЛЮЧЕНИЕВ ходе выполнения курсовой работы мною было разработано вычислительное устройство, состоящее из двух взаимосвязанных частей: операционного и управляющего автоматов, и выполняющее следующие действия:
Минимальное в группе целых чисел в дополнительном коде.
Нахождение минимального в группе чисел, представленных в формате с плавающей запятой.
Схема с адресным ПЗУ последовательный вариант взаимодействия.
Также в процессе проектирования вычислительного устройства мною были получены навыки в выборе алгоритма работы и в решении задач, возникающих перед разработчиком аппаратных средств вычислительной техники.

Список использованных источниковАвдеев, В.А. Периферийные устройства: интерфейсы, схемотехника, программирование / В.А. Авдеев. - М.: ДМК, 2016. - 848 c.
Аверченков, О.Е. Схемотехника: аппаратура и программы / О.Е. Аверченков. - М.: ДМК, 2014. - 588 c.
Ашихмин, В.Н. Цифровая схемотехника Шаг за шагом / В.Н. Ашихмин. - М.: Диалог-МИФИ, 2008. - 304 c.
Блюм, Х. Схемотехника и применение мощных импульсных устройств / Х. Блюм. - М.: Додэка, 2008. - 352 c.
Бойко, В.И. Схемотехника электронных систем. Аналоговые и импульсные устройства / В.И. Бойко, А.Н. Гуржий, В.Я. Жуйков [и др.]. - СПб.: БХВ-Петербург, 2004. - 496 c.
Валь, Г. Минишпионы. Схемотехника / Г. Валь. - СПб.: КОРОНА-Век, 2016. - 464 c.
Волонович, Г.И. Схемотехника аналоговых и аналогово-цифровых электронных устройств / Г.И. Волонович. - М.: ДМК, 2015. - 528 c.
Давиденко, Ю.Н. 500 схем для радиолюбителей. Современная схемотехника в освещении. Эффективное электропитание люмин-ых, галогенных ламп, светодиодов, элементов / Ю.Н. Давиденко. - СПб.: Наука и техника, 2008. - 320 c.
Давиденко, Ю.Н. 500 схем для радиолюбителей. Современная схемотехника в освещении / Ю.Н. Давиденко. - СПб.: Наука и техника, 2008. - 320 c.
Кашкаров, А. Импульсные источники питания. Схемотехника и ремонт / А. Кашкаров. - М.: ДМК, 2014. - 184 c.
Корис, Р. Справочник инженера-схемотехника / Р. Корис, Х. Шмидт-Вальтер. - М.: Техносфера, 2006. - 608 c.
Кучумов, А.И. Электроника и схемотехника: Учебное пособие / А.И. Кучумов. - М.: Гелиос АРВ, 2011. - 336 c.